Структура адресной памяти 2D

Адресная память – все типы ЗУ, доступ к любой ячейке которых осуществляется по заданному коду (физическому адресу ячейки). Под ячейкой памяти понимается совокупность элементов памяти, имеющих общий адрес и предназначенных для размещения, записи и считывания информации словами. Одноразрядные ячейки -> одноразрядное ЗУ, многоразрядные ячейки -> словарное (многоразрядное) ЗУ.

SRAM (Static RAM) – статическая оперативная память. Микросхемы SRAM реализуются на триггерах (аппаратно сложнее конденсаторов памяти DRAM). Они занимают больше места на кристалле (отсюда небольшая информационная емкость), но проще в управлении и не требуют регенерации. Время доступа к ним, в зависимости от схемотехники и технологии изготовления запоминающих ячеек, определяется диапазоном 4-20 нс. Именно это обусловливает применение микросхем SRAM в качестве элементарной базы кэщ-памяти 2-го и 3-го уровней.

Структура 2D (Dimension - измерение) на примере статической памяти с максимально возможной степенью детальности представлена на рис. 3.2.

Матрица накопителя объединяет в себе 2^n строк D-триггеров, каждая из которых идентифицируется своим n-разрядным адресом и содержит слово данных, разрядность которого определяется числом столбцов матрицы накопителя m. Код адреса, поступающий с адресных линий на вход дешифратора, активизирует соответствующую ему строку (ячейку памяти) для записи или считывания информации.

Режим записи определяется активными сигналами CS (Chip Select) и RD (Read). Сигнал CS разрешает дешифрацию адресного кода. Сигнал RD в сочетании с активным сигналом на одном из выходов дешифратора устанавливает активные сигналы С для триггеров соответствующей строки, которые считывают информацию с линий данных. Другие выходы на эти линии в это время блокированы буферными элементами, которые находятся в третьем состоянии (сигналы управления буферами имеют значения «0» из-за RD=0).

Считывание информации происходит при активизации сигналов CS, RD и OE (Output Enable). Сигнал CS все также активизирует дешифратор на выбор строки для считывания. Кроме того, в сочетании с активными сигналами RD и OE приводит в активное состояние буферные элементы выхода на линии данных. В это время сигнал RD блокирует входы триггеров читаемой строки.

Недостатком структуры 2D является чрезмерное усложнение дешифратора адреса при увеличении числа хранимых слов, что ограничивает ее применение для создания ЗУ  большой емкости.