Структура адресной памяти 2DM

Адресная память – все типы ЗУ, доступ к любой ячейке которых осуществляется по заданному коду (физическому адресу ячейки). Под ячейкой памяти понимается совокупность элементов памяти, имеющих общий адрес и предназначенных для размещения, записи и считывания информации словами. Одноразрядные ячейки -> одноразрядное ЗУ, многоразрядные ячейки -> словарное (многоразрядное) ЗУ.

SRAM (Static RAM) – статическая оперативная память. Микросхемы SRAM реализуются на триггерах (аппаратно сложнее конденсаторов памяти DRAM). Они занимают больше места на кристалле (отсюда небольшая информационная емкость), но проще в управлении и не требуют регенерации. Время доступа к ним, в зависимости от схемотехники и технологии изготовления запоминающих ячеек, определяется диапазоном 4-20 нс. Именно это обусловливает применение микросхем SRAM в качестве элементарной базы кэш-памяти 2-го и 3-го уровней.

Наращивание одноразрядных компонент структуры 3D для обеспечения большой разрядности слов может оказаться проблематичным. Поэтому в качестве компромиссного варианта, компенсирующего недостатки архитектур 2D и 3D, используется архитектура 2DM (2D Modified – 2D модифицированная), структура которой представлена на рис. 3.4.

В отличие от архитектуры 2D, структура 2DM хранит в строке матрицы накопителя не одно m-разрядное слово, а 2^k m-разрядных слов. Это уменьшает число выходов дешифратора адреса строк, т.к. строка выбирается по n0k старшим разрядам адресного кода. Доступ к слову в строке при чтении осуществляется мультиплексированием выходов триггеров строки под управлением младших разрядов адреса. Доступ к слову в строке при записи реализуется с помощью дешифратора младших разрядов адреса DC_2.