Микросхемы DRAM, состав входных и выходных сигналов, базовый режим функционирования

Адресная память – все типы ЗУ, доступ к любой ячейке которых осуществляется по заданному коду (физическому адресу ячейки). Под ячейкой памяти понимается совокупность элементов памяти, имеющих общий адрес и предназначенных для размещения, записи и считывания информации словами. Одноразрядные ячейки -> одноразрядное ЗУ, многоразрядные ячейки -> словарное (многоразрядное) ЗУ.

DRAM (Dynamic RAM) – динамическая оперативная память. Микросхема DRAM использует для запоминания одного бита информации конденсатор с ключевым транзистором. При записи логической единицы конденсатор заряжается, при записи нуля – разряжается. Схема считывания, разряжая через себя конденсатор, выставляет значение «1» при ненулевом разряде и значение «0» - при нулевом. В случае ненулевого разряда конденсатор подзаряжается до прежнего значения. Однако конденсатор не способен сохранять заряд длительное время, поэтому он требует периодического восстановления (регенерации) своего состояния. Это усложняет механизм управления памятью. Но, в целом, микросхемы DRAM, требующие в 4-5 раз меньше аппаратных затрат на реализацию одного элемента памяти (по сравнению с аппаратными затратами на реализацию одного триггера статической памяти), оказываются самыми дешевыми, обладают большей информационной емкостью по сравнению со статическими микросхемами при одинаковых размерах кристалла, обеспечивают приемлемое быстродействие оперативной памяти (время доступа 50-250 нс) и умеренное энергопотребление. Поэтому они и используются в качестве элементарной базы основной памяти.

Для микросхем динамической памяти характерна структура 3D. Микросхема динамической памяти (DRAM), как функционально и конструктивно законченное микроэлектронное изделие определяется следующим составом входных и выходных сигналов:

RAS – строб выборки адреса строки. По спаду этого низкоактивного входного сигнала начинается цикл обращения и отсчет времени доступа к памяти.

CAS – строб выборки адреса столбца. По спаду этого низкоактивного входного сигнала начинается запись или чтение идентифицированной ячейки памяти. По сути, активное состояние этого сигнала во время активности сигнала RAS и определяет выбор микросхемы.

MA (Multiplexed Address) – мультиплексированные входные линии адреса. Во время спада сигнала RAS на этих линиях уже должен присутствовать адрес строки, а во время спада сигнала CAS – адрес столбца.

WE (Write Enable) – входная линия разрешения записи. Есть два варианта записи в выбранную ячейку. Обычный вариант (Early Write – ранняя запись) предусматривает запись данных по спаду CAS при низком уровне WE. Другой вариант (Delayed Write – задержанная запись) предполагает запись по спаду WE при низком уровне CAS. При высоком уровне CAS изменение сигнала WE записи не вызывает, а только переводит выходной буфер (если он есть) в третье состояние.

OE (Output Enable) – низкоактивный входной сигнал разрешения открытия выходного буфера для чтения данных.

DB (Data Bit) – выводы объединенных внутри микросхемы линий записи-считывания данных. Единые линии ввода-вывода характерны для микросхем со словарной организацией. Одноразрядные микросхемы имеют два отдельных вывода: DI (Data Input) – вход данных и DO (Data Output) – выход данных.

Обычное управление микросхемой DRAM предполагает при каждом обращении к ней поочередную активацию строки и столбца матрицы накопителя по спаду импульсов RAS и CAS и, в зависимости от уровня сигнала WE, чтение (высокий уровень) или запись (низкий) информации. Время доступа, характерное для современных микросхем DRAM, составляет 40-100 нс.