Микросхемы FPM DRAM, EDO DRAM, BEDO DRAM

Широкое распространение получил режим быстрого страничного обмена FPM (Fast Page Mode). Он обеспечивает ускоренный доступ к последовательности элементов данных, расположенных в одной строке матрицы накопителя микросхемы памяти. Обращение к памяти начитается с активизации строки матрицы накопителя путем выдачи адреса строки и сопровождающего его строба RAS, удерживаемого далее на низком уровне на время всех последующих циклов обращений к столбцам (для записи или считывания) по выставляемым адресам столбцов и сопровождающим их стробам CAS. Такой режим существенно экономит время за счет однократного использования фазы установки адреса строки и ее активации (в первом цикле) и исключения этой фазы из последующих циклов обращений к элементам данной строки. Для памяти с обычным временем доступа 60 нс время доступа к элементам пакета, начиная со второго, сокращается до 35 нс. При этом, лучший пакетный цикл чтения (параметр, указывающий последовательно число тактов системной шины, необходимое для считывания первого, второго, третьего и т.д. смежных элементов в режиме страничного обмена) для памяти с временем доступа 60-70 нс при частоте системной шины 66 МГц выглядит так: 5 – 3 – 3 – 3.

Как путь повышения производительности динамической памяти можно рассматривать сочетание FPM с технологией чередования банков.

Дальнейшее развитие динамической памяти – микросхемы EDO (Extended Data Out) DRAM. Для сохранения выходной информации предусмотрен статический регистр-защелка. При низком уровне сигнала CAS он воспринимает выходные данные и при переходе CAS на высокий уровень фиксирует (защелкивает) их. По сигналам, открывающим выходной буфер, данные могут считываться вплоть до следующего спада импульса CAS. Введенное усовершенствование позволяет сократить длительность импульса CAS и обеспечивает возможность определенной конвейеризации работы памяти при чтении. Страничный режим работы с EDO-памятью называют гиперстраничным режимом обмена HPM (Hyper Page Mode), т.к. подъем импульса CAS в нем начинается до появления действительных данных на выходе микросхемы. Такой конвейерный режим не уменьшает время доступа к памяти, но увеличивает ее пропускную способность. EDO-память с временем доступа 60-70 нс в гиперстраничном режиме обмена при частоте системной шины 66 МГц обеспечивает лучший пакетный цикл 5 – 2 – 2 – 2. Однако, надо заметить, что конвейеризация с использованием выходных буферов затрудняет применение технологии чередования банков. По этой причине некоторые системные платы не поддерживают эту технологию для EDO-памяти.

Микросхема BEDO (Burst EDO) DRAM содержит дополнительно внутренний счетчик адреса столбцов. В режиме пакетного цикла формируется только первый адрес столбца, а в последующих 2-й, 3-й и 4-й передачах импульсы CAS только запрашивают очередные данные, адреса которых формируются быстро с помощью инкрементирования счетчика. При этом первые выходные данные из-за увеличения частоты следования импульсов CAS опаздывают на один такт, зато последующие появляются без тактов ожидания процессора. Лучший цикл чтения шины для BEDO-памяти с временем доступа 60 нс при частоте системной шины 66МГц 5 – 1 – 1 – 1. Этот вид памяти поддерживается не всеми чипсетами.