Микросхемы DDR SDRAM, DDR2 SDRAM.

В настоящее время можно выделить два основных направления развития архитектуры синхронной динамической памяти. Одно из них, DDR (Dual Data Rate – удвоенная скорость данных) SDRAM, является продолжением развития базовых принципов, заложенных в SDRAM. В микросхемах DDR SDRAM передача данных внутри пакета осуществляется с удвоенной частотой – по нарастанию и спаду синхронизирующих импульсов. При частоте системной шины 133 МГц 64-разрядный модуль такой памяти имеет пиковую производительность 2128 Мбайт/с. Для обеспечения возникающих на такой частоте жестких требований к точности синхронизации тактирующие импульсы подаются в дифференциальной форме, как разность между прямым и обратным сигналами синхрогенератора (по равенству нулю этой разности определяются моменты синхронизации). Кроме того, для синхронизации данных предусмотрен дополнительный двунаправленный вывод. В процессе обмена стробирующий сигнал на этом выводе генерируется источником данных (микросхемой памяти при чтении и контроллером памяти при записи). Центры нарастания и спада стробирующих импульсов при чтении определяют моменты смены данных, а при записи – середины окон действительных данных. Для согласования системы синхронизации данных с частотой системной шины в микросхеме предусмотрена специальная схема фазовой автоподстройки DLL (Delay Locked Loop), обеспечивающая согласование фронтов импульсов основной и дополнительной системы синхронизации. Наличие DLL повышает надежность и гибкость системы, но усложняет процесс программирования ее настроечных параметров.

Как развитие направления DDR SDRAM рассматриваются микросхемы DDR-II SDRAM, предусматривающие четырехкратное увеличение (по отношению к SDRAM) частоты следования данных в пакетном режиме.