Главная

1. Основные параметры и общее представление иерархии запоминающих устройств 2. Структура адресной памяти 2D 3. Структура адресной памяти 3D 4. Структура адресной памяти 2DM 5. Микросхемы DRAM, состав входных и выходных сигналов, базовый режим функционирования. 6. Микросхемы FPM DRAM, EDO DRAM, BEDO DRAM. 7. Микросхемы SDRAM и управление ими. 8. Микросхемы DDR SDRAM, DDR2 SDRAM 9. Микросхемы RDRAM 10. Микросхемы CDRAM. 11. Модули динамической памяти SIPP, SIMM, DIMM 12. Модуль динамической памяти RIMM 13. Микросхемы статической памяти Async SRAM, SB SRAM, PB SRAM. 14. Базовые принципы организации кэш-памяти. 15. Кэш прямого отображения 16. Наборно-ассоциативный кэш 17. Полностью ассоциативный кэш 18. Энергонезависимая память ROM, PROM, EPROM 19. Операционный и управляющий автоматы процессора, схема их взаимодействия 20. Процессоры с жесткой и программируемой логикой 21. Внутренние и сложные команды, интерпретация сложных команд 22. Архитектуры CISC и RISC 23. Организация процессора на микроархитектурном уровне 24. Общее представление архитектуры шинного интерфейса 25. Системные шины расширения 26. Локальные шины

Главная